1/5/1

DIALOG(R) File 347: JAPIO

(c) 2006 JPO & JAPIO. All rts. reserv.

03720689 \*\*Image available\*\*
MEMORY DEVICE

PUB. NO.: 04-085789 [ **JP 4085789** A] PUBLISHED: March 18, 1992 (19920318)

INVENTOR(s): KAMIGAWARA TOSHIO

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 02-199634 [JP 90199634] FILED: July 27, 1990 (19900727)

INTL CLASS: [5] G11C-011/41

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 42.2

(ELECTRONICS -- Solid State Components)

JOURNAL: Section: P, Section No. 1382, Vol. 16, No. 309, Pg. 20, July

08, 1992 (19920708)

#### ABSTRACT

PURPOSE: To attain a double operating speed of a memory device without increasing the operating speed of a memory cell circuit by performing a discharging operation at the read side while a precharging operation is carried out at the write side and vice versa.

CONSTITUTION: A memory cell circuit includes a data storage part where two inverters are connected to each other, a data reading switch 13, a data writing switch 12, the read and write address lines which control both switches 13 and 12, a read data line (h) which transmits the read-out data, and a write data line (d) which transmits the written data respectively. Furthermore a write address latch circuit 7 is added to shift the read/write timing by a half cycle together with a data latch circuit 8, a writing precharge/discharge signal generating circuit 16, a reading precharge/discharge signal generating circuit 17, etc.

## ⑩ 日本国特許庁(JP) ⑪特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平4-85789

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)3月18日

G 11 C 11/41

· 7323-5L G 11 C 11/34

K

審査請求 未請求 請求項の数 1 (全3頁)

◎発明の名称

メモリ装置

②特 願 平2-199634

願 平2(1990)7月27日 **②出** 

@発 上川原 明者

敏 雄 東京都港区芝5丁目7番1号 日本電気株式会社内

创出 願 人 日本電気株式会社 東京都港区芝5丁目7番1号

四代 理 人 弁理士 内 原

> 明 細

1. 発明の名称 メモリ装置

## 2. 特許請求の範囲

書き込み用のアドレス及びデータ信号と、書き チャージ信号を有し、さらに前記同様の銃み出し 用アドレス信号と、読み出しデータ線のプリ チャージ信号の同ディスチャージ信号も有したメ モリ回路において、前記書き込み用のそれぞれの 信号と、同読み出し用のそれぞれの信号とが、タ イミング的に半サイクルずらし、すなわち書き込 み用のプリチャージ信号が活性化している時に読 み出し用のディスチャージ信号が活性化し、また **鸖き込み用のディスチャージ信号が活性化してい** る時、読み出し用のディスチャージ信号が活性化! する様なタイミングでメモリ回路への書き込み及 び読み出しを行う事を特徴としたメモリ装置。

### 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、メモリ装置に関し、特に読み出し用 と、書き込み用のアドレク線とデータ線を備えた メモリ回路の制御方法に関する。

#### 〔従来の技術〕

従来のメモリ装置は、第1の例として、読み出 込みデータ線のプリチャージ信号と、同ディス し及び審き込み用にアドレス信号線とデータ信号 線とが共用化されているものや、また、第2の例 として、本発明と同様、読み出しアドレス/デー タ信号線と、書き込み用アドレス/データ線及び 同制御線が別個に存在する一例として『74LS 170』等があるが、メモリセルが、ラッチ回路 と出力データ選択回路の組み合せで構成されてい る。

## [発明が解決しようとする課題]

- この従来のメモリ装置では、読み出し用のアド レス/データ線と書き込み用フドレス/データ線 とが共用されているため、読み出しと、書き込み とがそれぞれ単独で1つのサイクル時間(プリ

チャージ→ディスチャージ)を必要とし、高速動作を行なわせることが困難であった。

また、前述の第2の従来例においては、読み出し用のアドレス/データ線及び書き込み用のアドレス/データ線が別個に存在するため、読み出しと書き込みとが同時に行えるため、前記、第1の従来例に対し約2倍の高速性が得られる事となるが、メモリセルが多くの素子を必要とするため、第一の従来例に対して、集積度及び価格の面で問題があった。

## [課題を解決するための手段]

本発明のメモリ装置は、メモリセル回路として、インパータ(反転器) 2 ケを相互に接線した、データ記憶部と、データ読み出しのためのスイッチと同審き込みのためのスイッチにより構成され、また、前記それぞれのスイッチを制御する読み出しアドレス線及び審き込みアドレス線と、さられたの間記、読み出しデータを伝達するための書き込みデータ線も有している。

読み出しデータ出力ラッチ10にラッチされる。

次に端子1より入力されたクロックの『H』のタイミングで書き込み側は、書き込みスイッチ12がオンとなり、それと同時に書き込みアンプ14もオンとなり、書き込みデータラッチ8のデータをメモリセル内の記憶回路11に記憶させる。またこれと同時に読み出し側では読み出しデータ線プリチャージ・トランジスタ17によって、同データ線がプリチャージされている。なお9は読み出しアドレスのラッチ回路である。第2図は第1図の部分的な動作タイミングを示した図である。

#### 〔発明の効果〕

以上説明した様に、本発明は、審き込み側がプリチャージを行っている時、読み出し側がディスチャージを行い、審き込み側がディスチャージの時、こんどは読み出し側がプリチャージを行っているので読み出しと、審き込みを見かけ上同時に実行できるため、メモリセル回路の速度上げずに2倍の動作速度で利用できるという効果を有する。

これに加え、読み出しタイミングと暫き込みタイミングを半サイクルずらすための、審き込みアドレス、ラッチ回路及び同データラッチ回路及び審き込み用プリチャージ、ティスチャージ信号生成回路、同読み出し用プリチャージ、ディスチャージ信号生成回路などにより構成されている。 「実施例」


次に本発明について図面を参照して説明する.

## 4. 図面の簡単な説明


第1図は本発明の一実施例を示すブロック図で、 第2図は第1図に示した実施例の各部における信 号波形図である。

1……クロック入力端子、2……クロック入力端子、4…… 書き込みアドレス入力端子、4…… 書き込みデータ入力端子、5……読み出しアドレスラカ端子、6……読み出しデータ出力がある。 7……書き込みアドレスラッチ回路、8……事き込みアドレスラッチ回路、9……読み出しアータラッチ回路、10……読み出しデータラッチの当ました。11……記憶回路、12……書き込みまる。 11……記憶回路、12……書き込みない。 13……読み出しスイッチ、14……書きスペッチ、ファッチのよりである。15……センスアンプ、16……をきるいい。 データ線プリチャージ・トランジスタ。

代理人 弁理士 内 原 晋



第 / 図



第 2 図